国产全自研高性能RISC-V服务器芯片“灵羽”，刚刚在深圳亮相。

相比x86架构的服务器芯片，灵羽的单核性能和多核并行性能均有大幅提升。

而且采用双核设计架构，将LPU引入了服务器芯片，专门为大模型做了推理优化，可高效运行满血DeepSeek-R1。

打造这款灵羽处理器的，是深圳的RISC-V高端核心处理器创业公司睿思芯科。

创始人谭章熹博士，是RISC之父、2017年图灵奖得主David Patterson教授的博士生，并且参与过RISC-V指令集的研发工作。

内核IP到SoC全面自研

灵羽处理器计算性能已比肩Intel、AMD等国际主流型号的服务器芯片。

为了更好地完成大模型推理等智算任务，灵羽采用了“一芯双核”的设计架构，由32个高性能通用计算核心（CPU）与8个智算专用核心（LPU）组成。

另外在内存和I/O接口支持方面，灵羽处理器支持DDR5高速内存，支持PCIe 5.0标准及CXL 2.0协议，并支持高达8路互联。

其中PCIe 5.0接口，意味着能够满足大模型时代多种新型计算需求，如20盘以上NVMe全闪存储服务器、8卡GPU直连、最高320核高密度算力以及6张400Gbps高性能网卡等。

同时，灵羽处理器具备企业级RAS特性，满足RISC-V服务器标准，内置专用管理核心并支持动态调节，保障高负载运行的稳定性，满足企业级数据中心需求。

通过软硬件结合的设计-工艺协同优化，灵羽在产品工程、EDA工具链、物理设计与晶圆制造流程中实现创新，显著提升运算中的能效比以及优化总体拥有成本（TCO）。

基于灵羽处理器，睿思芯科与联想等头部OEM深度合作，联合推出了服务器系统级解决方案。

同时，灵羽处理器已完成广泛软件适配，兼容openKylin、Fedora、Deepin等主流操作系统，支持主流数据库、机器学习框架、虚拟化环境与多租户容器部署等复杂场景。

灵羽处理器从CPU内核、片上网络，到SoC系统设计均由睿思芯科自主研发。

睿思芯科创始人兼CEO谭章熹博士介绍，在过去，自研IP、自研SoC和高性能是一个“不可能三角”。

但在睿思芯科，“每一行代码都是在中国，由中国工程师敲出来的。”

“RISC之父”关门弟子创业成果

如开头介绍，睿思芯科是RISC之父、2017年图灵奖得主、UC伯克利教授David Patterson的关门弟子谭章熹回国创业的成果。

1980年，Patterson主持了伯克利的RISC（精简指令集计算机）计划，对指令数目和寻址方式都做了精简，从而提高编译器的运行效率。

RISC-V则是一个基于RISC原则的开源指令集架构，可以理解为与开源软件运动相对应的一种“开源硬件”。

RISC-V于2010年在UC伯克利由David Patterson教授主持发起，谭章熹博士也参与其中。

谭章熹2005年毕业于清华大学，然后出国到UC伯克利深造。

在伯克利，谭章熹进行了计算机体系架构领域的研究，并全程参与了RISC-V指令集标准的研发验证以及推广工作。

2017年，谭章熹在硅谷创立了自动驾驶芯片公司OURS Technology，该公司于2021年初被美国自动驾驶企业Aurora收购。

2018年底，谭章熹回国到深圳创业，创立了睿思芯科，并将在未来以每年一款的速度持续推出RISC-V架构的高性能服务器芯片。

另外，与谭章熹同样出自David Patterson门下的“开门弟子”容志诚博士，也在睿思芯科担任董事会副主席。

新的计算生态正在崛起

随着睿思芯科灵羽处理器的落地，高性能RISC-V生态正逐步成型并迈向规模部署阶段，瞄准千亿智算市场。

RISC-V凭借其开源、灵活的架构特性，在智算领域展现出显著优势。

其模块化设计允许开发者根据场景需求定制指令集与硬件加速模块，例如通过扩展矩阵运算单元实现高效的数值计算，显著提升数据处理效率。

这种可扩展性使RISC-V在边缘设备中实现低功耗与高性能的平衡，支撑本地智算任务。

并且在能效比方面，RISC-V架构的精简指令集设计大幅降低能耗。

目前，RISC-V的生态系统正在快速完善，开源社区正在推动与主流操作系统的适配，突破传统架构的生态壁垒。

此外，RISC-V开启了异构计算的新范式。通过与GPU、NPU等专用加速器的无缝协同，RISC-V架构实现了多元算力的动态调度。

应用层面，RISC-V处理器已跑通DeepSeek等主流开源模型，实现从硬件到软件的全链路开源支持，为智算应用提供低成本开发环境。

除了刚刚亮相的灵羽，还有学术界也在积极参与研发，也有其他商业公司的RISC-V芯片产品也在逐步实现商业化落地，推动着国内芯片制造行业不断前行。

现在，随着睿思芯科这款国产RISC-V高性能处理器的亮相，一个崭新的、自主主导的计算生态正在全面崛起。